IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re U.S. Patent Application of)
FUЛОКА et al.)
Application Number: To be assigned)
Filed: Concurrently herewith)
For: Liquid Crystal Display Device)
Honorable Assistant Commissioner for Patents	
Washington, D.C. 20231	

REQUEST FOR PRIORITY UNDER 35 U.S.C. § 119 AND THE INTERNATIONAL CONVENTION

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority date of May 18, 2000, the filing date of the corresponding Japanese patent application 2000-146603.

The certified copy of corresponding Japanese patent application 2000-146603 is being submitted concurrently herewith. Acknowledgment of receipt of the certified copy is respectfully requested in due course.

Respectfully submitted,

Stanley P. Fisher

Registration Number 24,344

JUAN CAFLOS A. MARQUEZ Registration No. 34,072

REED SMITH HAZEL & THOMAS'LLP

3110 Fairview Park Drive Suite 1400 Falls Church, Virginia 22042 (703) 641-4200

April 18, 2001



日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 5月18日

出 願 番 号 Application Number:

特願2000-146603

出 額 人 Applicant (s):


株式会社日立製作所 日立デバイスエンジニアリング株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 3月23日



特許庁長官 Commissioner, Patent Office





特2000-146603

【書類名】 特許願

【整理番号】 330000086

【提出日】 平成12年 5月18日

【あて先】 特許庁長官殿

【国際特許分類】 G09G 3/36

【発明者】

【住所又は居所】 千葉県茂原市早野3300番地 株式会社日立製作所

ディスプレイグループ内

【氏名】 藤岡 恭弘

【発明者】

【住所又は居所】 千葉県茂原市早野3300番地 株式会社日立製作所

ディスプレイグループ内

【氏名】 伊藤 茂

【発明者】

【住所又は居所】 千葉県茂原市早野3300番地 株式会社日立製作所

ディスプレイグループ内

【氏名】 後藤 充

【発明者】

【住所又は居所】 千葉県茂原市早野3681番地 日立デバイスエンジニ

アリング株式会社内

【氏名】 中安 洋三

【発明者】

【住所又は居所】 千葉県茂原市早野3681番地 日立デバイスエンジニ

アリング株式会社内

【氏名】 斎藤 良幸

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社日立製作所

特2000-146603

【特許出願人】

【識別番号】

000233088

【氏名又は名称】 日立デバイスエンジニアリング株式会社

【代理人】

【識別番号】

100083552

【弁理士】

【氏名又は名称】 秋田 収喜

【電話番号】

03-3893-6221

【手数料の表示】

【予納台帳番号】

014579

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 液晶表示装置

【特許請求の範囲】

【請求項1】 液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、

前記液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わり、あるいは、第2レベルから第1レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、

前記内部クロック信号は、クロック補償回路により、前記液晶駆動回路に入力 される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の 値に揃えたクロック信号であることを特徴とする液晶表示装置。

【請求項2】 液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、

前記液晶駆動回路は、内部クロック信号の切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、

前記内部クロック信号は、前記液晶駆動回路に入力される外部クロック信号に基づき、フェーズロックドループ回路を用いて生成されたクロック信号であることを特徴とする液晶表示装置。

【請求項3】 液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、

前記液晶駆動回路は、内部クロック信号の第1レベル、あるいは第2レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、

前記内部クロック信号は、前記液晶駆動回路に入力される外部クロック信号に基づき、ディレイロックドループ回路を用いて生成されたクロック信号であることを特徴とする液晶表示装置。

【請求項4】 液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、

前記液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わりと、第2レベルから第1レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号を内部回路に取り込み、前記内部回路に取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、

前記内部クロック信号は、クロック補償回路により、前記液晶駆動回路に入力 される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の 値に揃えたクロック信号であることを特徴とする液晶表示装置。

【請求項5】 液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、

前記液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わりと、第2レベルから第1レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号を2系統のバスに取り込み、前記2系統のバスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、

前記内部クロック信号は、クロック補償回路により、前記液晶駆動回路に入力 される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の 値に揃えたクロック信号であることを特徴とする液晶表示装置。

【請求項6】 液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、

前記液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わりと、第2レベルから第1レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号を2系統のバスに取り込み、前記2系統のバスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、

前記内部クロック信号は、前記液晶駆動回路に入力される外部クロック信号に基づき、フェーズロックドループ回路を用いて生成されたクロック信号であることを特徴とする液晶表示装置。

【請求項7】 液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、

前記液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わりと、第2レベルから第1レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号を2系統のバスに取り込み、前記2系統のバスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、

前記内部クロック信号は、前記液晶駆動回路に入力される外部クロック信号に基づき、ディレイロックドループ回路を用いて生成されたクロック信号であることを特徴とする液晶表示装置。

【請求項8】 液晶表示素子と、第1の液晶駆動回路と第2の液晶駆動回路と とを備える液晶表示装置であって、

前記第1および第2液晶駆動回路は、内部クロック信号の第1レベル、あるいは第2レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、

前記第1の液晶駆動回路は、前記入力された映像信号と、前記内部クロック信号とを、前記第2の液晶駆動回路に出力する出力回路を有し、

前記内部クロック信号は、クロック補償回路により、前記液晶駆動回路に入力 される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の 値に揃えたクロック信号であることを特徴とする液晶表示装置。

【請求項9】 前記クロック補償回路は、フェーズロックドループ回路を有することを特徴とする請求項8に記載の液晶表示装置。

【請求項10】 前記クロック補償回路は、ディレイロックドループ回路を有することを特徴とする請求項8に記載の液晶表示装置。

【請求項11】 前記第1の液晶駆動回路のクロック信号の出力回路と、映像信号の出力回路とは、異なる系統の電源から電力が供給されることを特徴とする請求項8に記載の液晶表示装置。

【請求項12】 液晶表示素子と、第1の液晶駆動回路と第2の液晶駆動回路と備える液晶表示装置であって、

前記第1および第2液晶駆動回路は、前記液晶駆動回路に入力される外部クロック信号の第1レベル、あるいは第2レベルへの切り替わりのタイミングで、前

記液晶駆動回路に入力された映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、

前記第1の液晶駆動回路は、前記入力された映像信号と、内部クロック信号と を、前記第2の液晶駆動回路に出力する出力回路を有し、

前記内部クロック信号は、クロック補償回路により、前記液晶駆動回路に入力 される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の 値に揃えたクロック信号であることを特徴とする液晶表示装置。

【請求項13】 前記クロック補償回路は、フェーズロックドループ回路を有することを特徴とする請求項12に記載の液晶表示装置。

【請求項14】 前記クロック補償回路は、ディレイロックドループ回路を有することを特徴とする請求項12に記載の液晶表示装置。

【請求項15】 前記第1の液晶駆動回路のクロック信号の出力回路と、映像信号の出力回路とは、異なる系統の電源から電力が供給されることを特徴とする請求項12に記載の液晶表示装置。

【請求項16】 液晶表示素子と、第1の液晶駆動回路と第2の液晶駆動回路とを備える液晶表示装置であって、

前記第1の液晶駆動回路および第2の液晶駆動回路は、内部クロック信号の第 1レベルから第2レベルへの切り替わりと、第2レベルから第1レベルへの切り 替わりのタイミングで、前記各液晶駆動回路に入力された映像信号を、2系統の バスに取り込み、前記2系統のバスに取り込まれた映像信号から前記液晶表示素 子を駆動する電圧を選択し、

前記第1の液晶駆動回路および第2の液晶駆動回路は、前記各液晶駆動回路に外部から入力されるクロック信号を、縦続接続されたインバータ回路を通して次 段の液晶駆動回路に出力し、

前記インバータの数は、クロック信号入力端子からクロック信号出力端子までの伝送経路中で、回路素子によるクロック信号の論理反転回数が奇数回になるように設定されていることを特徴とする液晶表示装置。

【請求項17】 前記第1の液晶駆動回路のクロック信号の出力回路と、映像信号の出力回路とは、異なる系統の電源から電力が供給されることを特徴とす

る請求項16に記載の液晶表示装置。

【請求項18】 液晶表示素子と、第1の液晶駆動回路と第2の液晶駆動回路とを備える液晶表示装置であって、

前記第1の液晶駆動回路および第2の液晶駆動回路は、内部クロック信号の第 1レベルから第2レベルへの切り替わり、あるいは第2レベルから第1レベルへ の切り替わりの少なくとも一方のタイミングで、前記各液晶駆動回路に入力され た映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表 示素子を駆動する電圧を選択し、

前記第1の液晶駆動回路および第2の液晶駆動回路は、前記各液晶駆動回路に入力される第1のクロック信号を取り込む第1のクロック信号系統と、前記第1のクロック信号を反転した第2のクロック信号を取り込む第2のクロック信号系統とを有し、

前記第1の液晶駆動回路は、前記第1のクロック信号を反転したクロック信号 を、前記第2の液晶駆動回路の第2のクロック信号系統に供給することを特徴と する液晶表示装置。

【請求項19】 前記第1の液晶駆動回路は、前記第2のクロック信号を反転したクロック信号を、前記第1のクロック信号系統に供給することを特徴とする請求項17に記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、液晶表示装置に係わり、特に、駆動回路(ドレインドライバ)間でディジタル信号を転送する方式の液晶表示装置の駆動回路に適用して有効な技術に関する。

[0002]

【従来の技術】

STN (Super Twisted Mematic) 方式、あるいはTFT (Thin Film Transister) の液晶表示モジュールは、ノート型パソコン等の表示装置として広く使用されている。

これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路を備えている。

そして、このような液晶表示装置において、例えば、特開平6-13724号公報に記載されているように、カスケード接続された駆動回路の先頭の駆動回路にのみ、ディジタル信号(例えば、表示データ、あるいはクロック信号)を入力し、他の駆動回路には、駆動回路内を通して、ディジタル信号を順次転送する方式(以下、ディジタル信号順次転送方式と称する。)のものが知られている。

前記公報(特開平6-13724号)に記載されている液晶表示装置では、駆動回路を構成する半導体集積回路装置(IC)は、液晶表示パネルのガラス基板に直接実装されているが、例えば、特開平6-3684号公報に記載されているように、この駆動回路を構成する半導体集積回路装置(IC)をテープキャリアパッケージに搭載し、前述したディジタル信号順次転送方式を採用した液晶表示装置も知られている。

また、ディジタル信号順次転送方式の駆動回路において、信号のデューティ比変動をキャンセルするために、信号の極性を反転して次段の駆動回路に転送する公知文献には、「シャープ技報,第74号(1999年8月),第31~34頁」があるが、いずれの公知技術も、クロック信号の立ち上がりタイミングと、立ち下がりタイミングを揃えるクロック補償回路に関する記載は全くない。

[0003]

【課題を解決するための手段】

図32(a)に示すように、表示データを、表示データ取込用のクロック信号の立ち上がり時点と立ち下がり時点で取り込む、デュアルエッジ取り込み方式の場合には、セットアップ期間、およびホールド期間に余裕を持たせるために、表示データの切り替わり時点の中間時点に、クロック信号の立ち上がり時点および立ち下がり時点が位置している必要がある。

しかしながら、前述したようなディジタル信号順次転送方式を採用する液晶表示装置では、タイミングコントローラ(または表示制御装置)から送出された表示データとクロック信号とは、各駆動回路内の信号線、および各駆動回路間の伝送線路(ガラス基板上の伝送線路またはテープキャリアパッケージ上の伝送線路

)を伝搬することになる。

即ち、タイミングコントローラから送出された表示データとクロック信号とは 、各ドレインドライバ間で受け渡されていくことになる。

[0004]

そのため、各ドレインドライバ内部の特性、例えば、CMOSインバータ回路における各MOSトランジスタのしきい値(Vth)の変動等や、伝送線路上の何らかの要因により、クロック信号のデューティー比(即ち、パルス信号の周期に対するHighレベル期間の比)が変動し、かつ、複数回の受け渡しにより、デューティー比の変動が累積されている恐れがある。

そして、クロック信号のデューティー比の変動が大きくなり、表示データとの位相差が大きくなると、図32(b)に示すように、クロック信号で表示データを取り込む際のセットアップ期間、あるいはホールド期間が減少し、最悪の場合、各駆動回路で表示データを取り込むことができなくなる恐れがあり、液晶表示パネルに誤表示が生じ、表示品質を著しく損なうことになる。

前述したような問題点は、クロック信号の両エッジで、表示データを取り込む 方式の場合においてより顕著となるが、クロック信号の片方のエッジで、表示データを取り込む方式でも例外ではない。

[0005]

本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、液晶駆動回路に入力されるクロック信号の デューティー比の変動を補償することが可能となる技術を提供することにある。

また、本発明の他の目的は、液晶表示装置において、映像信号の取り込みが正常に行えるようにして、液晶表示素子の表示品質を向上させることが可能となる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

[0006]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば

、下記の通りである。

即ち、本発明は、液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、前記液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わり、あるいは、第2レベルから第1レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、前記内部クロック信号は、クロック補償回路により、前記液晶駆動回路に入力される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の値に揃えたクロック信号であることを特徴とする。

[0007]

また、本発明は、液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、前記液晶駆動回路は、内部クロック信号の切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、前記内部クロック信号は、前記液晶駆動回路に入力される外部クロック信号に基づき、フェーズロックドループ回路、あるいは、ディレイロックドループ回路を用いて生成されたクロック信号であることを特徴とする。

[0008]

また、本発明は、液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、前記液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わりと、第2レベルから第1レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号を内部回路に取り込み、前記内部回路に取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、前記内部クロック信号は、クロック補償回路により、前記液晶駆動回路に入力される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の値に揃えたクロック信号であることを特徴とする。

[0009]

また、本発明は、液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、前記液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの

切り替わりと、第2レベルから第1レベルへの切り替わりのタイミングで、前記 液晶駆動回路に入力された映像信号を2系統のバスに取り込み、前記2系統のバスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、前記 内部クロック信号は、クロック補償回路により、前記液晶駆動回路に入力される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の値に揃えたクロック信号であることを特徴とする。

[0010]

また、本発明は、液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、前記液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わりと、第2レベルから第1レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号を2系統のバスに取り込み、前記2系統のバスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、前記内部クロック信号は、前記液晶駆動回路に入力される外部クロック信号に基づき、フェーズロックドループ回路、あるいは、ディレイロックドループ回路を用いて生成されたクロック信号であることを特徴とする。

[0011]

また、本発明は、液晶表示素子と、第1の液晶駆動回路と第2の液晶駆動回路とを備える液晶表示装置であって、前記第1および第2液晶駆動回路は、内部クロック信号の第1レベル、あるいは第2レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、前記第1の液晶駆動回路は、前記入力された映像信号と、前記内部クロック信号とを、前記第2の液晶駆動回路に出力する出力回路を有し、前記内部クロック信号は、クロック補償回路により、前記液晶駆動回路に入力される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の値に揃えたクロック信号であることを特徴とする。

[0012]

また、本発明は、液晶表示素子と、第1の液晶駆動回路と第2の液晶駆動回路 とを備える液晶表示装置であって、前記第1および第2液晶駆動回路は、前記液 晶駆動回路に入力される外部クロック信号の第1レベル、あるいは第2レベルへの切り替わりのタイミングで、前記液晶駆動回路に入力された映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、前記第1の液晶駆動回路は、前記入力された映像信号と、内部クロック信号とを、前記第2の液晶駆動回路に出力する出力回路を有し、前記内部クロック信号は、クロック補償回路により、前記液晶駆動回路に入力される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の値に揃えたクロック信号であることを特徴とする。

本発明の好ましい実施の形態では、前記クロック補償回路が、フェーズロック ドループ回路、あるいは、ディレイロックドループ回路を有することを特徴とす る。

[0013]

また、本発明は、液晶表示素子と、第1の液晶駆動回路と第2の液晶駆動回路とを備える液晶表示装置であって、前記第1の液晶駆動回路および第2の液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わりと、第2レベルから第1レベルへの切り替わりのタイミングで、前記各液晶駆動回路に入力された映像信号を、2系統のバスに取り込み、前記2系統のバスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、前記第1の液晶駆動回路および第2の液晶駆動回路は、前記各液晶駆動回路に外部から入力されるクロック信号を、縦続接続されたインバータ回路を通して次段の液晶駆動回路に出力し、前記インバータの数は、クロック信号入力端子からクロック信号出力端子までの伝送経路中で、回路素子によるクロック信号の論理反転回数が奇数回になるように設定されていることを特徴とする。

本発明の好ましい実施の形態では、前記第1の液晶駆動回路のクロック信号の 出力回路と、映像信号の出力回路とが、異なる系統の電源から電力が供給される ことを特徴とする。

[0014]

また、本発明は、液晶表示素子と、第1の液晶駆動回路と第2の液晶駆動回路と とを備える液晶表示装置であって、前記第1の液晶駆動回路および第2の液晶駆 動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わり、あるいは第2レベルから第1レベルへの切り替わりの少なくとも一方のタイミングで、前記各液晶駆動回路に入力された映像信号をバスに取り込み、前記バスに取り込まれた映像信号から前記液晶表示素子を駆動する電圧を選択し、前記第1の液晶駆動回路および第2の液晶駆動回路は、前記各液晶駆動回路に入力される第1のクロック信号を取り込む第1のクロック信号系統と、前記第1のクロック信号を取り込む第2のクロック信号系統とを有し、前記第1の液晶駆動回路は、前記第1のクロック信号を反転したクロック信号を、前記第2の液晶駆動回路の第2のクロック信号系統に供給することを特徴とする

本発明の好ましい実施の形態では、前記第1の液晶駆動回路が、前記第2のクロック信号を反転したクロック信号を、前記第1のクロック信号系統に供給することを特徴とする。

[0015]

前記手段によれば、各液晶駆動回路において、クロック補償回路により、前記液晶駆動回路に入力される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の値に揃えた内部クロック信号を生成するようにしたので、外部から入力されるクロック信号のデューティー比の変動を補償することが可能となる。

これにより、各液晶駆動回路で正確に表示データを取り込むことが可能となる ので、液晶表示素子の表示品質を向上させることが可能となる。

ここで、前述のクロック補償回路は、フェーズロックドループ回路、あるいは 、ディレイロックドループ回路を用いて構成される。

さらに、内部クロック信号を次段の液晶駆動回路に出力するようにしたので、 外部から入力されるクロック信号を直接次段の液晶駆動回路に出力する場合に比 して、よりクロック信号のデューティー比の変動を抑制することが可能となる。

[0016]

前記手段によれば、各液晶駆動回路において、第1のクロック信号と、当該第 1のクロック信号を反転した第2のクロック信号とを取り込み、前記第1のクロ ック信号を次段の液晶駆動回路の第2のクロック信号系統に、前記第2のクロック信号を次段の液晶駆動回路の第1のクロック信号系統に供給するようにしたので、外部から入力されるクロック信号のデューティー比の変動を補償することが可能となる。

これにより、各液晶駆動回路で正確に表示データを取り込むことが可能となる ので、液晶表示素子の表示品質を向上させることが可能となる。

また、表示データ転送用回路の電源と、クロック信号転送用回路の電源とを分離するようにしたので、クロック信号転送用回路に対する表示データ転送用回路の影響を低減することが可能となる。

[0017]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を詳細に説明する。

なお、実施の形態を説明するための全図において、同一機能を有するものは同 一符号を付け、その繰り返しの説明は省略する。

[実施の形態1]

図1は、本発明の実施の形態1の液晶表示モジュールの表示パネルの基本構成 を示すブロック図である。

同図に示すように、本実施の形態の液晶表示モジュールは、液晶表示パネル100と、タイミングコントローラ110と、電源回路120と、ドレインドライバ130と、ゲートドライバ140と、フレキシブルプリント配線基板(以下、FPC基板と称する。)150から構成される。

液晶表示パネル100は、画素電極PIX、薄膜トランジスタTFT等が形成されるTFT基板、対向電極、カラーフィルタ等が形成されるフィルタ基板とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。

[0018]

各画素は、画素電極PIXと薄膜トランジスタTFTから成り、複数の走査信

号線(またはゲート信号線)Gと映像信号線(またはドレイン信号線)Dとの交差する部分に対応して設けられる。

なお、本実施の形態では、画素電極PIXの電位を保持するために、保持容量 CSTを各画像毎に設けている。

CLは、保持容量CSTに基準電圧Vcomを供給するための容量線である。 なお、容量線CLは、前のラインの走査信号線Gで代用することもできる。

各画素の薄膜トランジスタTFTは、ソースが画素電極PIXに接続され、ドレインが映像信号線Dに接続され、ゲートが走査信号線Gに接続され、画素電極 PIXに表示電圧(階調電圧)を供給するためのスイッチとして機能する。

なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線Dに接続される方をドレインと称する。

[0019]

タイミングコントローラ110と、ドレインドライバ130と、ゲートドライバ140とは、液晶表示パネル100のTFT基板を構成する透明性の絶縁基板 (ガラス基板)上に、それぞれ実装される。

そして、前述したように、タイミングコントローラ110から送出されたディジタル信号(表示データ、クロック信号等)、および電源回路から供給される階調基準電圧は、先頭のドレインドライバ130に入力され、各ドレインドライバ130内の内部信号線、および各ドレインドライバ130間の伝送線路(ガラス基板上の伝送線路)を伝搬して、各ドレインドライバ130に入力される。

ここで、各ドレインドライバ130の電源電圧は、電源回路120からFPC 基板150を介して、各ドレインドライバ130に供給される。

[0020]

同様に、タイミングコントローラ110から送出されたディジタル信号(クロック信号等)は、先頭のゲートドライバ140に入力され、各ゲートドライバ140内の内部信号線、および各ゲートドライバ140間の伝送線路(ガラス基板上の伝送線路)を伝搬して、各ゲートドライバ140に入力される。

但し、ゲートドライバ側では、電源回路120から供給されるゲートドライバ 140の電源電圧も、先頭のゲートドライバ140に供給され、各ゲートドライ バ140内の内部電源線、および各ゲートドライバ140間の伝送線路(ガラス 基板上の伝送線路)を介して、各ゲートドライバ140に供給される。

[0021]

タイミングコントローラ110は、1個の半導体集積回路(LSI)から構成され、コンピュータ本体側から送信されてくるクロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号の各表示制御信号および表示用データ(R・G・B)を基に、ドレインドライバ130、およびゲートドライバ140を制御・駆動する。

ゲートドライバは、タイミングコントローラ110から送出されるフレーム開始指示信号(FLM)およびシフトクロック(CL3)に基づき、1水平走査時間毎に、順次液晶表示パネル100の各ゲート信号線GにHighレベルの選択走査電圧を供給する。

これにより、液晶表示パネル100の各ゲート信号線Gに接続された複数の薄膜トランジスタ(TFT)が、1水平走査時間の間導通する。

[0022]

図2は、図1に示すドレインドライバ130の概略構成を示すブロック図である。なお、この図2において、添字のiはドレインドライバ130の外部から入力される信号を意味し、添字のoはドレインドライバ130内を伝搬してドレインドライバ130から外部へ出力される信号を意味している。

例えば、CL2iは外部から入力される表示データラッチ用クロック信号で、 CL2iはドレインドライバ130内を伝搬して外部(次段のドレインドライバ 130)へ出力される表示データラッチ用クロック信号である。

同図に示すクロック補償回路200は、外部から入力表示データラッチ用クロック信号(CL2)に基づき、デューティー比が50%の内部クロック信号(即ち、Highレベル期間と、Lowレベル期間とが等しいクロック信号)(CLL2)を生成する。

同図に示すラッチ回路(1)135は、ラッチアドレスセレクタ132から送出されるデータ取り込み信号に基づき、データ取込・演算回路133から送出される表示データを順次ラッチする。

なお、データ取込・演算回路133から送出される表示データは、データ出力 回路134を経て外部に出力される。

ここで、ラッチアドレスセレクタ132は、クロック制御回路131から送出 される内部クロック信号(CLL2)に基づき、データ取り込み信号を生成する

ラッチ回路(2)136は、クロック制御回路131から送出される出力タイミング制御用クロック(CL1)に基づき、ラッチ回路(1)135にラッチされた表示データを取り込み、デコーダ回路137に出力する。

[0023]

デコーダ回路137は、階調電圧生成回路139から供給される64階調の階 調電圧から、ラッチ回路(2)136から送出された表示データに対応する階調 電圧を選択してアンプ回路138に出力する。

アンプ回路138は、デコーダ回路137から送出された階調電圧を増幅(電流増幅)して各ドレイン信号線D(Yi)に供給する。

以上の動作により、液晶表示パネル100に画像が表示される。

なお、デコーダ回路 1 3 7 およびアンプ回路 1 3 8 は、それぞれ正極用の回路 と、負極性の回路とで構成されるが、ここでは詳細な説明は省略する。

また、階調電圧生成回路139は、外部から供給される正極性の階調基準電圧 (V0~V4)に基づき正極性の64階調の階調電圧と、外部から供給される負 極性の階調基準電圧(V5~V9)に基づき負極性の64階調の階調電圧を生成 する。

[0024]

図3は、図2に示すクロック補償回路200の一例を示すブロック図である。 この図3に示すクロック補償回路200は、フェーズロックドループ回路(以

下、単に、PLL回路と称する。)を用いた回路である。

このPLL回路を用いたクロック補償回路は、回路の占有面積が少なく、ドレインドライバを小型化するのに有利であり、液晶表示パネルの周辺領域を小さくできる。

図3に示す回路は、位相比較器210と、チャージポンプ回路211と、フィ

ルタ回路212と、電圧制御発信回路(以下、単に、VCO回路)213と、m 分周器214とで構成される。

このPLL回路では、入力クロック信号(fi)と、m分周器214から出力される出力クロック信号(fo)との位相を、位相比較器210で比較する。

位相比較器210は、位相比較した結果、入力クロック信号(fi)の位相が出力クロック信号(fo)よりも進んでいる場合には、位相遅れパルス(INC)を出力し、また、入力クロック信号(fi)の位相が出力クロック信号(fo)よりも遅れている場合には、位相進みパルス(DEC)を出力する。

[0025]

チャージポンプ回路211は、前述の位相遅れパルス(INC)、あるいは、位相進みパルス(DEC)をそれぞれ電流パルスに変換し、フィルタ回路212は、前述の位相遅れパルス(INC)に基づく電流パルスにより、内部コンデンサの電位を上昇させ、また、前述の位相進みパルス(DEC)に基づく電流パルスにより、内部コンデンサの電位を下降させる。

リングオシレータあるいはエミッタ結合形比安定マルチバイブレータ回路等で構成されるVCO回路213は、この内部コンデンサの電位に基づき、クロック信号(fm)の発振周波数を可変する。

これにより、入力クロック信号(fi)と出力クロック信号(fo)との発振 周波数と位相とが一致する。

[0026]

以下、図4を用いて、図3に示すPLL回路により、デューティー比が50%でない入力クロック信号(fi)から、デューティー比が50%の出力クロック信号(fo)が得られる理由を説明する。

なお、この図4は、VCO回路213が、入力クロック信号(fi)の2倍の 周波数のクロック信号(fm)を出力し、m分周器214が2分周器で構成され る場合のタイミングチャートを示している。

図4に示すように、デューティー比が50%でない入力クロック信号(fi) と、出力クロック信号(fo)とが同期した場合には、VCO回路213から入力クロック信号(fi)の2倍の周波数のクロック信号(fm)が出力される。 このクロック信号(fm)は、2分周器で分周されて出力クロック信号(fo)となるが、出力クロック信号(fo)は、クロック信号(fm)の立ち上がり(または立ち下がり)時点で、HighレベルからLowレベル、およびLowレベルからHighレベルへ変化するクロック信号となるので、この出力クロック信号(fo)は、デューティー比が50%のクロック信号となる。

なお、VCO回路213からは、必ずしもデューティー比が50%のクロック信号(fm)が得られないので、図3に示すPLL回路のm分周器214は、最終的にデューティー比が50%の出力クロック信号(fo)を得るために設けられる。

[0027]

図5は、図2に示すクロック補償回路200の他の例を示すブロック図である

この図5に示すクロック補償回路200は、ディレイロックドループ回路(以下、単に、DLL回路と称する。)を用いた回路である。

DLL回路を用いたクロック補償回路は、遅延ラインを有する点で、PLL回路を用いるものより回路の占有面積が大きくなるが、高速の信号が不要なので動作安定であり、液晶表示パネルの画素数が増えても信号周波数が高くならないので、安定した動作が可能となる。

図5に示す回路は、DLL回路220と、2分周器(221, 222)と、排 他的論理和回路(EOR)とで構成構成される。

図6は、図5に示すDLL回路220の回路構成を示す回路図であり、図7は、図6に示す遅延ライン310の構成を示す回路図である。

また、図8は、図6に示す回路のタイミングチャートを示す図である。

この図6に示すDLL回路220において、アップ・ダウンカウンタ312は、入力(IN)の立ち上がりエッジに対してOUT2(DWN)がHighレベル、OUT3(UP)がLowレベルの状態にあるときは、さらに位相を遅らせるためにカウンタ値を+1する。

デコーダ回路311は、アップ・ダウンカウンタ312のカウント値をデコードして、当該カウント値に対応する遅延ライン310のスイッチ素子(HIZ)

の一つをオンとし、信号線上の遅延素子DELを増加させて、遅延ライン310 の遅延時間を増加させる。

[0028]

逆に、入力(IN)の立ち上がりエッジに対してOUT2(DWN)がLow レベル、OUT3(UP)がHighレベルの状態にあるときは、アップ・ダウ ンカウンタ312は、遅れすぎた位相を元に戻すためにカウンタ値を-1する。

デコーダ回路311は、アップ・ダウンカウンタ312のカウント値をデコードして、当該カウント値に対応する遅延ライン310のスイッチ素子(HIZ)の一つをオンとし、信号線上の遅延素子DELを減少させて、遅延ラインの遅延時間を減少させる。

また、入力(IN)の立ち上がりエッジに対してOUT2(DWN)、OUT 3 (UP)ともにLowレベルの状態にあるときは、位相が一致しているものと して、アップ・ダウンカウンタ312はカウンタ値を保持する。

これにより、OUT2から入力クロック信号(fi)に対して、位相が180 。遅延したクロック信号(ft)が得られる。

[0029]

以下、図9を用いて、図5に示す回路により、デューティー比が50%でない 入力クロック信号(fi)から、デューティー比が50%の出力クロック信号(fo)が得られる理由を説明する。

図9に示すように、DLL回路220からは、デューティー比が50%でない入力クロック信号(fi)に対して、位相が180°遅延したクロック信号(ft)が得られる。

この入力クロック信号(fi)は2分周器221に、位相が180°遅延した クロック信号(ft)は2分周器222に入力されて、2分周されたクロック信 号となる。

この場合に、前述したように、2分周器で分周されたクロック信号は、2分周前(例えば、入力クロック信号(fi))の立ち上がり(または立ち下がり)時点で、HighレベルからLowレベル、およびLowレベルからHighレベルへ変化するクロック信号となるので、この2分周器で分周されたクロック信号

は、デューティー比が50%のクロック信号となる。

この2分周器(221, 222)で2分周されたクロック信号を、排他的論理和回路(EOR)に入力することにより、入力クロック信号(fi)に同期し、デューティー比が50%の出力クロック信号(fo)が得られる。

[0030]

なお、図3に示すクロック補償回路200は、回路規模を小さくできるという メリットを有するが、反面、高速動作が必要となるデメリットがある。

これに対して、図5に示すクロック補償回路200は、高速動作を必要としないというメリットを有するが、反面、回路規模が大きくなるというデメリットがある。

したがって、実際の製品に本発明のクロック補償回路200を組み込む場合には、前述したメリット・デメリットを考慮する必要がある。

[0031]

図10は、図2に示すデータ取込・演算回路133、およびデータ出力回路134の回路構成を示す回路図である。

この図10において、点線より左側(矢印AAの方向)が、データ取込・演算回路133で、点線より右側(矢印BBの方向)が、データ出力回路134を表す。

同図に示すように、データ取込・演算回路133は、演算回路(21, 22, 23)と、ラッチ回路31とで構成され、また、データ出力回路134は、演算回路(24, 25, 26)と、ラッチ回路(32, 33)と、マルチプレクス回路(41, 42)、遅延回路51とで構成される。

なお、図10では、表示データ転送用の内部信号線は、ドレインドライバ13 0の液晶駆動電圧出力に使用している内部バスラインで兼用した場合を図示している。

[0032]

以下、各部の動作について説明する。

図11は、図10に示す回路図において、内部バスライン1本当たりの回路構成を示す図であり、図12は、図11に示すクロック信号(CLL2)と、表示

データと、内部信号線上の表示データのタイミングチャートを示す図である。 なお、この図11では、演算回路(21,22,24,25)は省略している

図12に示すように、クロック信号(CLL2)の立ち上がり時点で、外部から入力された表示データ(D1)はD型フリップ・フロップ回路(以下、単に、FFと称する。)1に取り込まれる。

また、クロック信号(CLL2)の立ち下がり時点で、外部から入力された表示データ(D2)はFF3に取り込まれて内部バスラインBに出力され、同時に、FF1に取り込まれた表示データ(D1)は、FF2に取り込まれて内部バスラインAに出力される。

このように、本実施の形態では、同一タイミングで内部バスラインに表示データが送出される。

なお、内部バスラインが、2系統のバスラインで構成される理由は後述する。

[0033]

内部バスライン(A, B)に送出された表示データは、ドレインドライバ130の長辺方向に伝搬、即ち、半導体チップの長辺長にわたって伝搬されるために、内部バスラインの配線抵抗および配線容量により遅延が生じ、クロック信号(CLL2)との位相ずれが生じる。

そのため、クロック信号(CLL2)の立ち下がり時点で、内部バスライン上の表示データ(D1)をFF4に取り込み、同時に、内部バスライン上の表示データ(D2)をFF5に取り込み、前述した位相ズレを吸収する。

また、FF4とFF5に取り込まれた表示データは、マルチプレス回路(スイッチ回路)41により、交互に外部に出力される。

これにより、外部に出力される表示データは、外部から入力された順番で、外部に出力される。

[0034]

次段のドレインドライバに転送する信号を極性反転して出力する公知文献(シャープ技報,第74号(1999年8月),第31~34頁)の技術では、正論理のドレインドライバと、負論理のドレインドライバを交互に縦続接続する必要

があるため、ドレインドライバが2種類必要になり、ドレインドライバのコスト が高くなる、液晶表示装置の組み立てが複雑になり歩留まりが向上しない等のデ メリットがある。

しかし、本発明によれば、クロック信号(CL2)のデューティを補正する回路を設けたことにより、転送データを反転する必要がなく、ドレインドライバも1種類で済むので、ドレインドライバのコストも高くならず、液晶表示装置の組み立ても容易となり、歩留まりが大幅に向上する効果がある。

[0035]

なお、図10では、表示データ転送用の内部信号線を、ドレインドライバ130の液晶駆動電圧出力に使用している内部バスラインで兼用した場合について説明したが、例えば、図13に示すように、表示データ転送用の内部信号線を、ドレインドライバ130の液晶駆動電圧出力に使用している内部バスラインと別に設けるようにしてもよい。

但し、図13に示す例では、自ドレインドライバ130の36本の内部バスライン (例えば、6ビット×3(R・G・B用のバスライン)×2=36本)と、それと同等の内部信号線が必要となるので、ドレインドライバ130を構成する 半導体チップの面積が増大する分不利となる。

これに対して、本実施の形態では、表示データ転送用の内部信号線を、ドレインドライバ130の液晶駆動電圧出力に使用している内部バスラインで兼用するようにしたので、図13に示す例に比して半導体チップの面積を小さくすることができる。

[0036]

次に、図10に戻って、演算回路(21,22)の動作について説明する。

図1のタイミングコントローラ110と先頭のドレインドライバ130および 各ドレインドライバ130間を接続している表示データ伝送線路では表示データ の変化による消費電力(伝送線路での充放電等)が問題となる。

例えば、3画素(×6ビット=18本)の表示データのうちある9本がHighレベルで、残りの9本がLowレベルで、その次の3画素分の表示データがこの反転レベルとなる場合、18本の全表示データが変化することになり、この動

作が高速で、また、振幅が大きい程表示データ伝送線路での充放電により消費電力が大きくなる。

そこで、前記状態による消費電力を抑制するために、タイミングコントローラ 110では、データ反転信号(図2に示すPOL信号)を一本設け、データ反転 信号に基づいて18本の表示データを予め演算し、前記18本の表示データの変 化は行わず、データ反転信号のみレベルを反転し、送出する。

[0037]

各ドレインドライバ130の演算回路21は、これらの信号を演算することで3 画素(×6ビット=18本)の表示データのうち9本がHighレベルで、残りの9本がLowレベルで、その次の3 画素分の表示データは、この反転レベルを生成し、データ反転信号がない場合と同機能を実現し消費電力を抑制する回路である。

演算回路 2 1 は、排他的論理和から構成され、表 1 に示すように、データ反転信号(図 2 に P O L 信号)が「 0 」の時に、表示データを反転しないで出力し、データ反転信号(図 2 の P O L 信号)が「 1 」の時に、表示データを反転させて出力する。

[0038]

【表1】

_	_
	
1	

入	カ	出力
データ入力信号	データ反転 信号	Α
0	0	0
0	1	1
1	0	1
1	1	0

次に、演算回路22の動作について説明する。

液晶表示パネル100は、交流化駆動方法により駆動される。

この交流化駆動方法の一つにコモン対称法があり、コモン対称法(例えば、ドット反転法、nライン反転法)では、各画素電極に、正極性の階調電圧と負極性

の階調電圧を印加する必要がある。

図14は、本実施の形態のドレインドライバ130の各色毎の隣接するドレイン信号線(Yi, Yi+1)当たりの回路構成をより詳細に示す図である。

この図14において、235A、235Bは図2に示すラッチ回路(1)13 5のそれぞれのラッチ回路を、236A、236Bは図2に示すラッチ回路(2) 136のそれぞれのラッチ回路を示す。

また、237A、237Bは、図2に示すデコーダ回路137のそれぞれのデコーダ回路を示し、237Aは正極性の階調電圧を選択する高電圧デコーダ回路、237Bは負極性の階調電圧を選択する低電圧デコーダ回路である。

同様に、238A、238Bは、図2に示すアンプ回路138のそれぞれのアンプ回路を示し、237Aは正極性の階調電圧を増幅する高電圧アンプ回路、237Bは負極性の階調電圧を選択する低電圧アンプ回路である。

[0039]

このように、本実施の形態では、各ドレイン信号線毎に正極性の回路と負極性の回路とを設ける代わりに、隣接する各色毎のドレイン信号線毎に一対の正極性側回路と負極性側回路とを設け、スイッチ部239で切り替えて隣接する各色毎のドレイン信号線のそれぞれに、正極性の階調電圧あるいは負極性の階調電圧を供給するようにしている。

例えば、ドレイン信号線(Yi)に正極性の階調電圧、ドレイン信号線(Yi+1)に負極性の階調電圧を印加する場合には、スイッチ部239で、ドレイン信号線(Yi)を正電圧アンプ回路238Aに、ドレイン信号線(Yi+1)を低電圧アンプ回路238Bに接続し、逆に、ドレイン信号線(Yi)に負極性の階調電圧、ドレイン信号線(Yi+1)に正極性の階調電圧を印加する場合には、スイッチ部239で、ドレイン信号線(Yi)を低電圧アンプ回路238Bに 、ドレイン信号線(Yi+1)を正電圧アンプ回路238Aに接続する。

[0040]

しかしながら、正極性側のラッチ回路235は、図10に示す内部バスライン Dに接続され、負極性側のラッチ回路235Bは、図10に示す内部バスライン Eに接続されている。 そのため、ドレイン信号線(Yi)に正極性の階調電圧を供給するためには、内部バスラインDに、ドレイン信号線(Yi)に正極性の階調電圧を選択するための表示データ、逆に、ドレイン信号線(Yi)に負極性の階調電圧を供給するためには、内部バスラインEに、ドレイン信号線(Yi)に負極性の階調電圧を選択するための表示データを送出する必要がある。

演算回路22は、前述した表示データを、図10に示す内部バスラインD、あるいは、内部バスラインEに送出するために設けられる。

[0041]

演算回路22は、スイッチ回路(61,62)で構成され、スイッチ回路61は、交流化信号(図2に示すM信号)の「1」あるいは「0」レベルに応じて、FF3から出力される表示データ、あるいはFF2から出力される表示データを選択して内部バスラインDに送出する。

同様に、スイッチ回路62は、交流化信号(図2に示すM信号)の「0」あるいは「1」レベルに応じて、FF2から出力される表示データ、あるいはFF3から出力される表示データを選択して内部バスラインEに送出する。

ここで、スイッチ回路62に供給される交流化信号Mは、スイッチ回路61に供給される交流化信号Mの反転信号であるので、内部バスラインDに送出される表示データが、FF3(またはFF2)から出力される表示データである場合には、内部バスラインEに送出される表示データは、FF2(またはFF3)から出力される表示データとなる。

この演算回路22の演算内容を、図15に示す。

[0042]

演算回路24は、演算回路21と逆の演算を施す回路である。

この演算回路 2 4 は、2 系統の内部バスライン(D, E) 毎に設けられる排他 的論理和回路で構成され、データ反転信号に基づき、演算回路 2 1 で反転された 表示データをさらに反転し、また、演算回路 2 1 で反転されなかった表示データ はそのままの状態で出力する回路である。

演算回路25は、交流化信号Mの極性により、2系統の内部バスライン(D, E)上に送出される表示データの順番が入れ替えられているので、この順番を表

示データの入力順に並べる変えるために、マルチプレクス回路41でFF4とFF5との選択順を変更させるための回路である。

この演算回路25の演算内容を、図16に示す。

図16に示すように、この演算回路25は、交流化信号Mが「0」のときは、 内部バスラインD→内部バスラインE→内部バスラインDの順に表示データを出 力させ、交流化信号Mが「1」のときは、内部バスラインE→内部バスラインD →内部バスラインEの順に表示データを出力させる。

[0043]

演算回路24で説明したように、転送する表示データは、演算回路21で演算 された表示データを逆演算する必要がある。

そこで、本実施の形態の形態では、このデータ反転信号もFF6~FF8によりクロック信号(CLL2)に同期して取り込み、また、前述したように、交流化信号Mにより、2系統の内部バスライン(D,E)上に送出される表示データの順番が入れ替えられているので、それに合わせて、演算回路23のスイッチ回路(63,64)により、FF7、FF8から出力されるデータ反転信号を、内部信号線(J,K)に振り分けて送出する。

[0044]

この内部信号線(J, K)上のデータ反転信号が、それぞれ、演算回路24における、2系統の内部バスライン(D, E)毎に設けられる排他的論理和回路に入力される。

また、クロック信号(CLL2)の立ち下がり時点で、内部信号線(J, K)上のデータ反転信号は、FF9およびFF10に取り込まれ、演算回路26により、マルチプレクス回路42でFF9とFF10との選択順を変更させ、入れ替えられている内部信号線(J, K)上のデータ反転信号を、元の状態にして外部に出力する。

[0045]

次に、遅延回路51の動作について説明する。

図17に示すように、表示データを、クロック信号の立ち上がり時点と立ち下 がり時点で取り込む、デュアルエッジ取り込み方式の場合には、セットアップ期 間、およびホールド期間に余裕を持たせるために、表示データの切り替わり時点の中間時点に、クロック信号(CLL2)の立ち上がり時点および立ち下がり時点が位置している必要がある。

しかしながら、図12に示すタイミングチャートから分かるように、本実施の 形態では、マルチプレクス回路41から送出される表示データの切り替わり時点 と、クロック信号(CLL2)の立ち上がり時点および立ち下がり時点とは一致 している。

これでは、次段のドレインドライバ130では、表示データをFF1~FF3 で取り込むことができない。

遅延回路51は、外部に出力されるクロック信号(CLL2)の位相を遅延し 、前述した問題点を解決するために設けられる。

[0046]

図18は、図17に示す遅延回路51の一例を示す回路図である。

この図18に示す回路は、縦続接続されたn個のインバータ回路で構成され、このインバータ回路の数(n)は、このインバータ回路によるクロック信号(CLL2)の遅延量が、図17に示すように、表示データの切り替わり時点の中間時点に、クロック信号(CLL2)の立ち上がり時点および立ち下がり時点が位置するような遅延量(90°)となるように設定される。

図19は、図17に示す遅延回路51の他の例を示す回路図である。

この図19に示す回路は、前記図6ないし図8で説明したディレイロックドループ回路であり、この場合は、OUT1から90°遅延したクロック信号(f t)を得るようにしている。

[0047]

図20は、ドレインドライバ130とFPC基板150とのガラス基板との接続方法を説明するための模式断面図である。

図20に示すように、ドレインドライバ130には、FPC基板150の配線層320→ガラス基板SUB1のメタライズ層321→ガラス基板SUB1の配線層322→ガラス基板SUB1のメタライズ層323→ドレインドライバ(半導体チップ)130のバンプ電極324を経て、電源電圧が供給される。

この場合に、本実施の形態では、図21に示すように、表示データ転送用回路 (例えば、マルチプレクス回路41等) 331に供給する電源と、クロック信号 転送用回路(例えば、遅延回路51等) 332に供給する電源とを分離するよう にしている。

即ち、表示データ転送用回路用331と、クロック信号転送用回路332とに、それぞれ別のパッド電極333、および電源ラインを介して電源を供給するようにしている。

なお、図21は、本実施の形態のドレインドライバ130への電源電圧供給系統を示す図であり、この図22において、抵抗Rは、ガラス基板のメタライズ層321→ガラス基板の配線層322→ガラス基板のメタライズ層323→ドレインドライバ(半導体チップ)130のバンプ電極324間の抵抗成分を示す。

[0048]

図22は、表示データ転送用回路331に供給する電源と、クロック信号転送用回路332に供給する電源とを分離しない場合の電源電圧供給系統を示す図であるが、この図22に示す例では、表示データ転送用回路331のマルチプレクス回路41に流れる電流が表示データのビット数だけ必要となるので、前記した抵抗Rでの電圧低下が大きく、これにより、クロック信号転送用回路332に供給される電源電圧が低下し、クロック信号(CLL2)の振幅が小さくなる。

しかしながら、本実施の形態では、表示データ転送用回路331に供給する電源と、クロック信号転送用回路332に供給する電源とを分離するようにしたので、前述したような、クロック信号転送用回路332に供給される電源電圧が低下し、クロック信号(CLL2)の振幅が小さくなることがない。

即ち、本実施の形態では、クロック信号転送用回路332に対する表示データ 転送用回路331の影響を低減することが可能となる。

[0049]

[実施の形態2]

図23は、本発明の実施の形態2のドレインドライバの概略構成を示すブロック図である。

本実施の形態は、クロック補償回路200を、データ出力回路134内に設け

た点で、前記実施の形態1と相違する。

本実施の形態では、データ出力回路内に設けられたクロック補償回路200で 生成されたクロックを、前述の遅延回路51に遅延して次段のドレインドライバ 130に出力する。

なお、本実施の形態のドレインドライバ130内の各部の動作は、前述の説明において、内部クロック信号(CLL2)をクロック信号(CL2)と読み替えばよいので、詳細な説明は省略する。

さらに、クロック補償回路200の挿入位置は、前記実施の形態1のように、ドレインドライバ130のクロック信号の入力側、あるいは本実施の形態のように、ドレインドライバ130のクロック信号の出力側に限定されるものではなく、ドレインドライバ130内で、外部から入力されたクロック信号(CLL2)が外部へ出力されるまでの伝送経路中に、前述したクロック補償回路200を挿入すれば、前述したような作用・効果を得ることが可能であることはいうまでもない。

[0050]

[実施の形態3]

図24は、本発明の実施の形態3のドレインドライバの概略構成を示すブロック図である。

本実施の形態では、前記各実施の形態のクロック補償回路200を設ける代わりに、図25に示すように、各ドレインドライバ130内で、外部から入力されたクロック信号(CL2)が外部へ出力されるまでの伝送経路中に、挿入される回路素子(例えば、インバータ回路)52により、論理レベルが反転する回数が奇数回となるような値に設定したものである。

前述したように、CMOSインバータ回路では、各MOSトランジスタのしきい値(Vth)が変化すると、出力パルス信号のデューティー比(即ち、パルス信号の周期に対するHighレベル期間の比)が変化する。

そのため、ディジタル信号順次転送方式を採用する液晶表示装置では、各ドレインドライバ130をクロック信号(CL2)が伝送していく途中で、クロック信号(CL2)のデューティー比の変化が累積されて、表示データとの位相差が

大きくなる。

[0051]

しかしながら、前述したように、各ドレインドライバ130で伝搬するクロック信号(CL2)の論理レベルの反転回数が奇数回となるようにすることにより、例えば、前段のドレインドライバ130でクロック信号(CL2)のデューティー比が大きくなるように変化しても、次段のドレインドライバ130ではクロック信号(CL2)のデューティー比が小さくなるように変化する。

これにより、全体で、クロック信号(CL2)のデューティー比の変化を小さくすることが可能となる。

なお、本実施の形態のドレインドライバ130内の各部の動作は、前述の説明において、内部クロック信号(CLL2)をクロック信号(CL2)と読み替えばよいので、詳細な説明は省略する。

[0052]

前述したように、デューティー比の変動を防止するために、表示データを反転して次段のドレインドライバにデータ転送する方法が、公知文献(シャープ技報,第74号(1999年8月),第31~34頁)に記載されているが、本実施の形態は、表示データをクロック信号(CL2)に同期させて次段に出力する点と、表示データを反転させずにクロック信号(CL2)のみを反転させる点で、上記文献に記載のものと異なっている。

上記文献に記載のものは、表示データをクロックに同期させて出力させる思想がないので、デューティー比変動を防止するために全表示データを反転して出力させなければならない。

したがって、次段のドレインドライバは、反転された表示データを元に液晶駆動電圧を生成する必要があるので、負論理のドレインドライバでなければならず、ドレインドライバの種類が増え、コストが高くなる、液晶表示装置の製造が複雑になり、歩留まりが低下する等のデメリットがある。

[0053]

それに対して、本発明では、表示データをクロック信号(CL2)に同期させて次段のドレインドライバに出力するので、表示データを反転して出力する必要

がなく、次段のドレインドライバは同じ論理のドレインドライバも用いることでき、コストが高くなることがなく、液晶表示装置の製造が容易になり、歩留まりが向上する効果がある。

また、本発明では、クロック信号(CL2)については、デューティー比変動を防止するために、反転して出力することになるが、次段のドレインドライバは、クロック信号(CL2)についてのみ特別な制御回路を設けるだけで良いので回路が簡単で、かつ、一種類の論理のドレインドライバで液晶表示装置を構成することができる。

具体的には、本実施の形態では、各ドレインドライバのスタートパルスをクロック信号(CL2)で取り込むときのタイミングを正転クロックと、反転クロックで同じにする回路を各ドレインドライバに設ける。

[0054]

あるいは、図26に示すように、次段のドレインドライバ130に転送する表示データを所定時間(例えば、90°)遅延する。

この図26において、正転クロック信号は、前段のドレインドライバ130に入力されるクロック信号(CL2)を表し、反転クロック信号は、後段のドレインドライバ130に入力されるクロック信号(CL2)を表わす。

この図26に示す例では、前段のドレインドライバ130では、表示データ(1)は、正転クロック信号の立ち上がりでドレインドライバ130に取り込まれ、さらに、表示データは、例えば、遅延回路により90°遅延されて次段のドレインドライバ130でも、表示データ(1)は、反転クロック信号の立ち上がりでドレインドライバ130に取り込まれる。

なお、表示データを反転して次段のドレインドライバに転送する方法でも、各 ドレインドライバに、極性反転した表示データを元の極性の表示データに戻す回 路、および表示データの極性を制御する回路を設けることにより、ドレインドラ イバを共用化することは可能である。

しかしながら、前述したようなことは、公知文献(シャープ技報,第74号(1999年8月),第31~34頁)では全く検討されておらず、また、表示デ

ータの各ビット毎に極性反転を制御する回路が必要となり、回路が大規模になる デメリットがある。

[0055]

[実施の形態4]

図27は、前記実施の形態のクロック信号(CL2)の伝送経路を簡略化して 示す図である。

前述したように、公知文献の開示する技術では、各ドレインドライバは表示データを反転して次段のドレインドライバに転送している。

また、クロック信号も1系統しか設けられていない。

前記公知文献の技術では、ドレインドライバに入力されるクロック信号(CL2)がHレベルであれば、次段のドレインドライバに入力されるクロック信号(CL2)はLレベル、さらに次段のドレインドライバに入力されるクロック信号(CL2)はHレベルとなる。

そのため、2種類のドレインドライバを用意する必要がある。

即ち、表示データおよびクロック信号(CL2)の正転信号が入力されることを前提とした論理構成のドレインドライバ(例えば、図27の130a, 130c)と、反転信号が入力されることを前提とした論理構成のドレインドライバ(例えば、図27の130c)を用意する必要がある。

このように、前記公知文献に記載されたドレインドライバでは、液晶駆動回路 の回路構成が複雑になるという欠点がある。

[0056]

図28は、本発明の実施の形態4のクロック信号(CL2)の伝送経路を簡略 化して示す図である。

本実施の形態では、各ドレインドライバ(130a, 130b, 130c)に、クロック信号(CL2)の正転クロック(CL2(T))と、クロック信号(CL2)の反転クロック(CL2(B))とが入力される。

ここで、前記実施の形態と同様、正転クロック(CL2(T))と、反転クロック(CL2(B))とは、各ドレインドライバ内の伝送経路中で、その論理レベルの反転回数が奇数回となるように設定されている。

なお、図28でも、正転クロック(CL2(T))、および反転クロック(CL2(B))の論理レベルの奇数回の反転回数を、直列接続された3個のインバータで表現している。

[0057]

本実施の形態でも、前段のドレインドライバ(例えば、130a)で正転クロック(CL2(T))および反転クロック(CL2(B))のデューティー比が大きくなるように変化したとしても、次段のドレインドライバ(例えば、130b)では、正転クロック(CL2(T))および反転クロック(CL2(B))とも、デューティー比が小さくなるように変化する。

これにより、全体で、クロック信号(CL2)の正転クロック(CL2(T)))および反転クロック(CL2(B))のデューティー比の変化を小さくするこ とが可能となる。

さらに、本実施の形態では、正転クロック(CL2(T))および反転クロック(CL2(B))が伝送される、各ドレインドライバ間の伝送線路(ガラス基板上の伝送線路)を切り替え、前段のドレインドライバ(例えば、130a)から出力される正転クロック(CL2(T))を、次段のドレインドライバ(例えば、130b)の反転クロック(CL2(B))として入力し、前段のドレインドライバ(例えば、130b)の反転クロック(CL2(B)))を、次段のドレインドライバ(例えば、130b)の正転クロック(CL2(T)として入力するようにしている。

[0058]

このような構成を採用することにより、各ドレインドライバ(130a, 130b, 130c)の正転クロック(CL2(T))入力端子に入力されるクロック信号のレベルは、ともに同一となるので、前述したような、クロック信号(CL2)についてのみ特別な制御回路等を設ける必要もなく、かつ、2種類のドレインドライバを用意する必要もない。

なお、本実施の形態において、図29に示すように、各ドレインドライバ(130a, 130b, 130c)の内部で、正転クロック(CL2(T))および 反転クロック(CL2(B))が伝送される内部信号線を切り替え、前段のドレ インドライバ (例えば、130a) から出力される正転クロック (CL2(T)) を、次段のドレインドライバ (例えば、130b) の反転クロック (CL2(B)) として入力し、前段のドレインドライバ (例えば、130a) から出力される反転クロック (CL2(B)) を、次段のドレインドライバ (例えば、130b) の正転クロック (CL2(T)) として入力するようにしてもよい。

[0059]

[実施の形態5]

図30は、本発明の実施の形態5のデータ取込・演算回路133、およびデータ出力回路134の回路構成を示す回路図である。

この図30においても、点線より左側(矢印AAの方向)が、データ取込・演算回路133で、点線より右側(矢印BBの方向)が、データ出力回路134を表す。

図30に示すように、本実施の形態では、スタンバイ回路(71,72)を付加した点で、図10に示す前記実施の形態1のデータ取込・演算回路133、およびデータ出力回路134と相違する。

前述した演算回路(21,22,23)の演算は、外部から入力される表示データが、自ドレインドライバ内で取り込む表示データである場合にのみ、必要となるものである。

そこで、本実施の形態では、スタンバイ回路(71,72)により、外部から 入力される表示データが、自ドレインドライバ内で取り込む表示データである場 合に、演算回路(21,22,23)を有効とし、それ以外の場合には、演算回 路(21,22,23)を無効とするものである。

[0060]

図31は、図30に示すスタンバイ回路71の回路構成を示すブロック図である。

図31に示すように、このスタンバイ回路71では、カウンタ回路350は、 スタートパルス(表示データ取込開始信号)が入力されると、クロック信号(C LL2)をカウントする。

また、カウンタ回路350のカウンタ数が、所定のカウント数以下の場合に、

スイッチ回路351は、データ反転信号を出力し、カウンタ回路350のカウンタ数が、所定のカウント数を越えると、スイッチ回路351は、一定のバイアス電圧(Highレベルの電圧、あるいはLowレベルの電圧など) Vbbを出力する。

これにより、演算回路21は、表1に示す演算内容を実行することになる。

[0061]

なお、スタンバイ回路72も、スタンバイ回路71と同様の回路構成である。 本実施の形態によれば、外部から入力される表示データが、自ドレインドライ バ内で取り込む必要のない表示データ(換言すれば、単に転送用の表示データ) である場合に、余分な演算を行う必要がないので、消費電力を低減することがで きる。

また、前記各実施の形態では、ドレインドライバ130が、液晶表示パネルのガラス基板に直接実装されている場合について説明したが、本発明は、これに限定されるものではなく、ドレインドライバ130が、テープキャリアパッケージに搭載されるディジタル信号順次転送方式の液晶表示装置にも適用可能であることはいうまでない。

以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

[0062]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単 に説明すれば、下記の通りである。

- (1)本発明の液晶表示装置によれば、表示データの転送に液晶ドライバIC内のデータバスを利用して行うので、各液晶ドライバICに表示データを並列に送るためのプリント基板の配線が不要となり、液晶表示装置の周辺回路領域を小さくすることが可能となる。
- (2) 本発明の液晶表示装置によれば、液晶駆動回路に入力されるクロック信号 のデューティー比の変動を補償することが可能となる。

(3) 本発明の液晶表示装置によれば、液晶表示素子に表示される画像に誤表示 が起こるのを防止できるので、液晶表示素子に表示される画像の表示品質を向上 させることが可能となる。

【図面の簡単な説明】

【図1】

本発明の実施の形態1の液晶表示モジュールの表示パネルの基本構成を示すブロック図である。

【図2】

図1に示すドレインドライバの概略構成を示すブロック図である。

【図3】

図2に示すクロック補償回路の一例を示すブロック図である。

【図4】

図3に示す回路により、デューティー比が50%でない入力クロック信号(fi)から、デューティー比が50%の出力クロック信号(fo)が得られる理由を説明するための図である。

【図5】

図2に示すクロック補償回路の他の例を示すブロック図である。

【図6】

図5に示すDLL回路の回路構成を示す回路図である。

【図7】

図6に示す遅延ラインの構成を示す回路図である。

【図8】

図6に示す回路のタイミングチャートを示す図である。

【図9】

図5に示す回路により、デューティー比が50%でない入力クロック信号(fi)から、デューティー比が50%の出力クロック信号(fo)が得られる理由を説明するための図である。

【図10】

本発明の実施の形態1の示すデータ取込・演算回路、およびデータ出力回路の

回路構成を示す回路図である。

【図11】

図10に示す回路図において、内部バスライン1本当たりの回路構成を示す図である。

【図12】

図11に示すクロック信号(CLL2)と、表示データと、内部信号線上の表示データのタイミングチャートを示す図である。

【図13】

表示データ転送用の内部信号線を、内部バスラインと別に設けるた場合の個性 を示す図である。

【図14】

本発明の実施の形態1のドレインドライバの各色毎の隣接するドレイン信号線(Y)当たりの回路構成をより詳細に示す図である。

【図15】

図10に示す演算回路22の演算内容を示す図である。

【図16】

図10に示す演算回路25の演算内容を示す図である。

【図17】

表示データの取り込み時点を説明するための図である。

【図18】

図10に示す遅延回路51の一例を示す回路図である。

【図19】

図10に示す遅延回路51の他の例を示す回路図である。

【図20】

ドレインドライバとFPC基板とのガラス基板との接続方法を説明するための 模式断面図である。

【図21】

本発明の実施の形態 1 のドレインドライバへの電源電圧供給系統を示す図である。

【図22】

表示データ転送用回路に供給する電源と、クロック信号転送用回路に供給する 電源とを分離しない場合の電源電圧供給系統を示す図である。

【図23】

本発明の実施の形態2のドレインドライバの概略構成を示すブロック図である

【図24】

本発明の実施の形態3のドレインドライバの概略構成を示すブロック図である

【図25】

本発明の実施の形態3のクロック補償方法を説明するための図である。

【図26】

本発明の実施の形態3の一例のクロック信号と表示データとの関係を説明するための図である。

【図27】

本発明の実施の形態3のクロック信号(CL2)の伝送経路を簡略化して示す 図である。

【図28】

本発明の実施の形態4のクロック信号(CL2)の伝送経路を簡略化して示す 図である。

【図29】

本発明の実施の形態4のクロック信号(CL2)の伝送経路の変形例を簡略化して示す図である。

【図30】

本発明の実施の形態5のデータ取込・演算回路、およびデータ出力回路の回路 構成を示す回路図である。

【図31】

図30に示すスタンバイ回路の回路構成を示すブロック図である。


[回122]

デュアルエッジ取り込み方式におけるセットアップ期間、およびホールド期間 を説明するための図である。


【符号の説明】

1~10…D型フリップ・フロップ回路、21~26…演算回路、31~32 , 235A, 235B, 236A, 236B…ラッチ回路、41, 42…マルチ プレクス回路、51…遅延回路、52…回路素子、61,62,63,64,3 51…スイッチ回路、71,72…スタンバイ回路、100…液晶表示パネル、 1 1 0 ··· タイミングコントローラ、1 2 0 ··· 電源回路、1 3 0, 1 3 0 a, 1 3 Ob, 130c…ドレインドライバ、131…クロック制御回路、132…ラッ チアドレスセレクタ、133…データ取込・演算回路、134…データ出力回路 、135…ラッチ回路(1)、136…ラッチ回路(2)、137,311,2 37A, 237B…デコーダ回路、138, 238A, 238B…アンプ回路、 139…階調電圧生成回路、140…ゲートドライバ、150…フレキシブルプ リント配線基板(FPC基板)、200…クロック補償回路、210…位相比較 器、211…チャージポンプ回路、212…フィルタ回路、213…VCO回路 、214…m分周器、220…DLL回路、221, 222…2分周器、239 …スイッチ部、310…遅延ライン、312,350…カウンタ、320,32 2…配線層、321, 323…メタライズ層、324…バンプ電極、331…表 示データ転送用回路、331…クロック信号(CLL2)転送用回路、333… パッド電極、SUB1…ガラス基板、R…抵抗、DEL…遅延素子、HIZ…ス イッチ素子、PIX…画素電極、TFT…薄膜トランジスタ、G…走査信号線(またはゲート信号線)、D, Y…映像信号線(またはドレイン信号線)、CST …保持容量、CL…容量線、EOR…排他的論理和回路。

【書類名】 図面




【図2】




【図3】


図 3




【図4】



【図5】




【図6】




【図7】


図 7




【図8】




【図9】




【図10】




【図11】



【図12】




【図13】



出証特2001-3021645


【図14】

図 1 4




【図15】

図15




【図16】




【図17】

図 17




【図18】




【図19】


図19




【図20】




【図21】




【図22】



【図23】




【図24】




【図25】


図25




【図26】




【図27】



【図28】








【図30】

表示データ 信号出力 (低送用データ信号出力) 100ック信号出力 - 交流化信号出力 1本 ルーク区略 信号出力 (高級用ルータ 1本 18本 $\overline{\Omega}$ イルチンシンス国X×18日 の20×12・0金回其数 ത 88 ラッチ回路 ラッチ回路 **24** 自ドライバ液晶駆動電圧出力 ★段ドライバへのデーダ転送用 22 業用データバス (6bk×3面業×2=36本) 88 AA 資本回路O-2数×18億 23 ~61 -62 8 スタンパン回路 3 アッチ回路 表示データ ##回時の-IB×16日 信号入力 | 日日 | 18本 | 18x スケンノン回路 交流化信号入力-1本 クロック信号入力-データ反応 信号入力 1本


【図31】



【図32】

図32 クロック信号 表示データ セットアップ期間 ホールド期間

(a) 理想状態(クロック信号のデューティー比50%)



(b) クロック信号のHighレベル期間が長い場合 (クロック信号の立ち下がりでホールドマージンが減少) 【書類名】

要約書

【要約】

【課題】 液晶駆動回路に入力されるクロック信号のデューティー比の変動を補償し、映像信号の取り込みが正常に行えるようにして、表示品質を向上させることが可能な液晶表示装置を提供する。

【解決手段】 液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、液晶駆動回路は、内部クロック信号の第1レベルから第2レベルへの切り替わり、あるいは、第2レベルから第1レベルへの切り替わりのタイミングで、液晶駆動回路に入力された映像信号をバスに取り込み、バスに取り込まれた映像信号から液晶表示素子を駆動する電圧を選択し、内部クロック信号は、クロック補償回路により、液晶駆動回路に入力される外部クロック信号の第1レベル期間と第2レベル期間とをそれぞれ所定の値に揃えたクロック信号である。

【選択図】

出願人履歴情報

識別番号

[000005108]

1. 変更年月日 1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所

出願人履歴情報

識別番号

[000233088]

1. 変更年月日

1990年 8月30日

[変更理由] 住 所

新規登録 千葉県茂原市早野3681番地

氏 名

日立デバイスエンジニアリング株式会社